前言
据国外科技媒体eeNewsEurope报道，铠侠（Kioxia）和西部数据（WD）将在2023年VLSI技术和电路研讨会上展示300多层的3D NAND，展会将于2023年6月在日本京都举行。铠侠和西部数据将发表多篇涉及3D-NAND的论文。 据报道，铠侠将发布C2-1论文，介绍了8平面的1Tb 3D TLC NAND，具有超过210个有源层，接口速率为3.2 GT/s。该 IC 和两家公司合作开发的218层1Tb 3D TLC NAND 设备非常相似，密度为17Gb/mm²，只不过从4平面升级为8平面。铠侠表示，该3D NAND程序吞吐量为205MB/s，读取延迟为40μs。 此外，铠侠和西部数据还通过拉长垂直沟道长度和采用金属诱导横向结晶（MILC）技术实现了超过300层的3D NAND，这种实验性3D NAND IC还利用尖端的吸镍方法消除硅材料中的杂质和缺陷，并且在不牺牲电池可靠性的前提下，读取噪声至少降低了40%。根据报道，MILC技术能够让垂直存储孔内创建单晶14微米长的“通心粉状”硅通道，从而提高单元阵列性能。
根据国外科技媒体 eeNewsEurope 报道，铠侠（Kioxia）和西部数据（WD）将于今年 6 月展示超过 300 层的 3D NAND。2023 年 VLSI 技术和电路研讨会将于今年 6 月 11-16 日在日本京都举行，铠侠和西部数据将发表多篇涉及 3D-NAND 的论文。
8 平面 1Tb 3D TLC NAND
报道称铠侠将会发布 C2-1 论文，介绍了 8 平面（eight-plane）的 1Tb 3D TLC NAND，具有超过 210 个有源层（active layers），接口速率为 3.2 GT / s。
该 IC 和两家公司合作开发 218 层 1Tb 3D TLC NAND 设备非常相似，具有 17Gb / mm^2 密度，只不过从 4 平面升级为 8 平面。
铠侠表示这款 3D NAND 程序吞吐量为 205MB/s，读取延迟为 40μs。
新论文显示，铠侠的 1Tb 3D TLC NAND 设备通过将 X 方向的数据查询区域减少到 41%，实现了 3.2 GT / s 的接口速度，从而实现了内存和主机之间更快的数据传输。铠侠还实施了一种单脉冲双选通技术，允许在单个脉冲内感测两个存储单元，从而将总感测时间减少 18%。
超过 300 层的 NAND
两家公司通过拉长垂直沟道长度（vertical channel length），采用金属诱导横向结晶（MILC）技术，实现超过 300 层的 3D NAND。
根据 T7-1 论文描述，MILC 技术能够让垂直存储孔内创建单晶 14 微米长的“通心粉状”硅（Si）通道。
这种实验性 3D NAND IC 还利用尖端的吸镍方法消除硅材料中的杂质和缺陷，从而提高单元阵列性能。在不牺牲电池可靠性的前提下，读取噪声至少降低了 40%，通道电导增加了 10 倍。
原创文章，作者：大柱，如若转载，请注明出处：铠侠和西部数据 6 月将会展示 300 层以上的闪存颗粒
微信扫一扫