随着数据存储需求的激增，半导体制造商正在竞相提高存储芯片的密度，同时降低每比特的成本。Intel和SK Hynix在2月下旬于旧金山举行的第70届IEEE国际固态电路会议（ISSCC）上提出了两项重要进展，暗示了更便宜的固态内存驱动器具有更高的容量。
Intel推出了第一款三维NAND闪存芯片，每个NAND闪存单元可存储五位数据。这比目前市售的每单元4位驱动器多了一位。192层芯片拥有最高的数据密度，每平方毫米 23吉比特，总共可存储高达1.67太比特的数据。
与此同时，韩国SK Hynix推出了1-Tb NAND闪存芯片，突破了300层的门槛。该芯片每单元存储3位（称为三层单元，或TLC），并具有目前报告的最高写入速度，每秒194兆字节。三星此前在2021 ISSCC上展示的每单元3位NAND闪存的写入吞吐量最高，为184MB/s。
SK Hynix NAND设计部副总裁Seungpil Lee表示：“我相信我们为TLC产品提供了最佳的密度和写入吞吐量。”
NAND闪存制造商在过去十年中从2D跳到3D，以超越功能尺寸缩减的限制。从那时起，他们通过增加芯片中闪存单元的层数或增加每个单元中存储的位数，定期提高存储密度。SK Hynix和Intel采取了这两条截然不同的道路 —— Hynix通过堆叠更多的层，英特尔通过加密比特来实现了提高。
TLC是当今使用最广泛的闪存，尽管市场上有每单元4位的芯片。Lee表示，Hynix正在考虑增加层数和每个单元的位数。他说，在TLC中，更多的层提供了更高的性能和比特密度。另一方面，增加每个单元的位数可以提供更大、更便宜的内存，但这会影响读写速度，从而影响性能。
在2021 IEEE国际电子设备会议上，三星董事长Kinam Kim预测，到2030年将有可能实现1000层闪存。从制造业的角度来看，这极具挑战性。闪存cell是通过在导体和绝缘体的交替层上蚀刻深而窄的孔，然后用电介质和其他材料填充孔而制成的。通过越来越多的层可靠且快速地蚀刻和填充足够深的孔是该技术的关键限制。
Lee说，除了制造问题之外，当堆叠层的数量超过300层时，提高NAND存储器性能变得越来越具有挑战性。这是因为堆叠中的每一层都必须做得更薄，这会增加电阻。这样一来有可能会导致错误并降低读写速度。Hynix使用了五种不同的技术来克服这些挑战，并实现了300层的高写入吞吐量。
Intel表示，之所以能够开发出新的高密度每单元5位芯片，是因为它选择了浮栅NAND单元技术。这种设计将比特存储在导电层中。大多数其他制造商已经选择了另一种主要的闪存单元技术，电荷陷阱闪存，其中电荷存储在电介质层中，因为它降低了制造成本。
每个单元达到5位会带来耐久性和速度降低的担忧。Intel实施了特殊的快速读取算法来克服这个问题。此外，该公司表示，新芯片还可以在每单元3位或每单元4位模式下运行。
去年，Micron Technology率先突破200层大关，目前正在接受其232层NAND闪存技术的订单，该技术的位存储密度为每平方毫米14.6吉比特，是市场上竞争对手的两倍。而SK Hynix表示，今年也将开始批量生产其238层TLC NAND芯片。
原创文章，作者：大柱，如若转载，请注明出处：英特尔和海力士提出闪存的两项重要进展
微信扫一扫